지난 10월 8일 서울 강남구 코엑스에서 열린 반도체대전. ⓒphoto 뉴시스
지난 10월 8일 서울 강남구 코엑스에서 열린 반도체대전. ⓒphoto 뉴시스

D램, 낸드플래시…, 안 들어본 사람이 없을 만큼 친숙한 그 이름 ‘메모리반도체’다. 한국은 지난 50년간 메모리반도체 분야에서 세계 1위를 차지해왔다. 과거 전자산업 선진국이었던 일본, 미국 등을 맹추격한 결과다. 하지만 메모리반도체에 대한 지나친 의존과 편중만으로 경제 성장을 이끌고 국가 경쟁력을 높이기에는 힘이 부친다. 중국 기업들의 맹추격으로 스마트폰과 디스플레이의 맹주 자리를 언제까지 지킬 수 있을지 장담할 수도 없는 상황이다.

이에 따라 정부는 차세대 반도체를 육성하기로 하고, 앞으로 10년 동안 시스템반도체 연구개발(R&D)에 1조원을 투입하겠다는 뜻을 밝혔다. 시스템반도체는 정보를 단순히 저장하고 기억하는 메모리반도체와 달리, 데이터를 해석하고 계산하고 처리할 수 있는 비(非)메모리 반도체를 말한다. 정부가 막대한 예산을 집중 지원하면서 시스템반도체가 한국의 먹거리로 부상하고 있는 상황에서 최근에 주목받는 아주 다른 차원의 반도체가 있다. 차세대 반도체를 향해 질주하고 있는 다진법 반도체다.

반도체는 말 그대로 전기가 반쯤 통하는 물질이다. 반도체에는 전자가 움직임으로써 전류가 흐르는데 전자가 빠져나가 비어 있는 곳이 정공이다. 전자가 많은 n형 반도체와 정공이 많은 p형 반도체를 적절히 조합함으로써 우리 생활에 다양하게 이용할 수 있게 됐다.

그동안 반도체 업계는 나노 공정을 통해 회로의 크기를 수㎚(나노미터·1㎚는 10억분의 1m) 수준까지 줄여 집적도를 높여왔다. 하지만 회로의 선폭을 더 줄일 경우 전자끼리의 간섭이 일어나고 발열 때문에 회로의 안정성이 떨어져 정보를 처리하는 데 물리적 한계가 나타난다. 그럼에도 지금과 같은 사물인터넷(IoT) 시대에 빅데이터를 빠르게 처리하려면 회로집적도가 더 높아져야 한다. 결국 이는 2진법 시스템이 한계에 봉착했음을 의미한다.

최근 과학자들은 이런 메모리반도체의 한계를 해결하기 위해 차세대 반도체 연구를 활발히 진행하고 있다. 가장 대표적인 것이 3진법, 4진법, 8진법 등 n진법을 이용하는 다(多)진법 반도체다. 단계를 하나씩 더 추가해서 다진법 신호를 구현한다면 현재의 반도체가 갖는 최대 약점 중 하나인 발열 문제를 해결할 수 있다는 것이 과학자들의 생각이다.

지금껏 매일 충전해야만 하던 휴대폰을 1000일에 한 번 충전한다면 어떨까. 이를 가능케 하는 것이 바로 다진법 반도체다. 우리가 휴대폰을 매일 충전하는 이유는 전력 소모가 크기 때문이다. 다진법 반도체는 처리해야 할 정보의 양이 줄어 계산속도가 빠르고(고성능), 그에 따라 소비전력도 적다(초절전). 또한 반도체 칩 소형화에도 강점이 있다.

디지털 컴퓨터를 비롯한 전자기기는 0과 1 두 가지 숫자로 정보를 처리한다. 전류가 흐르는 것(On)을 1, 차단된 것(Off)을 0으로 환산하는 2진법이다. 반면 다진법 반도체는 0, 1, 2의 세 가지 숫자(3진법)나 0, 1, 2, 3의 네 가지 숫자(4진법) 등으로 정보를 처리한다. 0과 1의 한계를 극복하면 하나의 칩 안에 처리할 수 있는 데이터 능력이 기하급수적으로 늘어나게 된다.

예를 들어 숫자 128을 표현하려면 2진법으로는 10000000으로 표시돼 8개의 비트(bit·2진법 단위)가 필요하지만, 3진법으로는 11202로 표시돼 5개의 트리트(trit·3진법 단위)만으로도 저장이 가능하다. 또 4진법으로 환산하면 2000으로 표시돼 4자리면 된다. 같은 데이터를 처리하기 위해 필요한 소자나 회로를 3진법에서는 63.1%, 4진법에서는 50%만 사용해도 된다는 얘기다. 다진법 반도체 중 가장 많이 연구되는 것은 3진법이다. 가격에 비해 가장 높은 효율을 보이기 때문이다.

현재 세계 곳곳에서는 여러 방식으로 다진법 반도체를 구현하려는 연구가 이뤄지고 있다. 특히 한국 연구자들이 이 분야를 개척하면서 다양한 연구 성과를 내고 있다. 그동안 어떤 연구 성과들이 발표되었는지 살펴보자.

절전 다진법 소자·회로 기술 개발

박진홍 성균관대 전자전기공학부 교수팀은 다른 물질과 쉽게 결합하는 2차원 반도체 물질인 흑린(BP)과 이황화레늄(ReS2)을 도핑 공정 없이 수직 결합해 3진법을 구현하는 새로운 개념의 초절전 반도체 소자를 개발했다. 박진홍 교수는 다진법 반도체의 대표적 개척자 중 한 명이다.

보통 소자는 전압이 높아질수록 흐르는 전류가 많아진다. 하지만 이 소자는 특정 전압 구간에서는 전류량이 급격히 떨어진다. 교수팀은 흑린과 이황화레늄을 수직으로 쌓아올려 만든 소자에 p형 트랜지스터 하나를 더해 3진법 인버터를 만들고, 그 연구 결과를 2015년 11월 ‘네이처 커뮤니케이션스’에 발표했다.

그런데 소자만 개발한다고 모든 문제가 끝나는 것이 아니다. 하드웨어가 마련됐다고 컴퓨터가 저절로 작동하는 것이 아니듯, 3진법 소자를 반도체로 이용하려면 이를 적용시킬 수 있는 회로 설계가 필요하다. 박 교수는 자신이 개발한 소자의 독특한 성질을 통해 전력을 조절하는 독창적인 논리회로(게이트) 구현 방식을 개발해 반도체 회로 연구의 지평을 넓혀가고 있다.

게이트는 반도체 회로를 구성하는 단위다. 현재 우리가 사용하는 회로는 기본적으로 ‘AND’ ‘OR’ ‘NAND’ ‘NOR’ ‘NOT’ 게이트로 이뤄진다. AND 게이트를 예로 들면 입력 값이 둘 다 1일 때를 제외하고는 출력 값이 모두 0인 게이트이며, NOT 게이트는 입력 값이 0이면 1, 1이면 0을 출력한다. 박 교수는 이를 다진법에 적용시키고 있다. 예를 들어 1이라는 정보가 들어오면 이것을 반대인 0으로 바꾸는 과정을 수행하는 NOT 게이트를 3진법이나 4진법, 5진법 소자로 구현하는 식이다. 2017년 박 교수는 3진법으로 이런 논리 회로를 만들었다.

뿐만 아니다. 지난 9월에는 학부생인 임지혜 연구원과 함께 4진법으로 작동하는 반도체 소자와 회로를 만들어 ‘네이처 커뮤니케이션스’에 발표하기도 했다. 이황화텅스텐, 그래핀, 이셀레늄화텅스텐을 접합해 전압 크기가 증가해도 전류가 감소하는 특성을 보이는 전자소자를 새롭게 제작한 뒤, 이를 통해 4진법을 나타낼 수 있는 인버터 회로 동작을 검증하는 데 성공했다. 현재는 3진법 반도체를 실제 산업현장에서 사용할 수 있도록 실용화 연구에 매진 중이다.

(왼쪽) 3진법을 구현하는 초절전 반도체 소자를 개발한 박진홍 성균관대 교수. photo 한국연구재단 (오른쪽) 3진법으로 구동하는 ‘금속-산하막-반도체(CMOS)’를 세계 최초로 구현한 김경록 울산과기원 교수. photo 삼성뉴스룸
(왼쪽) 3진법을 구현하는 초절전 반도체 소자를 개발한 박진홍 성균관대 교수. photo 한국연구재단 (오른쪽) 3진법으로 구동하는 ‘금속-산하막-반도체(CMOS)’를 세계 최초로 구현한 김경록 울산과기원 교수. photo 삼성뉴스룸

최초로 3진법 반도체 구현 성공

김경록 울산과학기술원(UNIST) 전기전자컴퓨터공학부 교수도 다진법 반도체를 연구 중이다. 김 교수팀은 기존의 2진법 반도체 소자 공정 기술을 활용해 3진법으로 구동하는 ‘금속-산화막-반도체(CMOS)’를 세계 최초로 대면적 실리콘 웨이퍼에서 구현하는 데 성공했다. 반도체 웨이퍼를 각각 n형과 p형으로 도핑했는데 대면적으로 제작해 3진법 반도체의 상용화 가능성까지 보여줬다는 점에 큰 의미가 있다.

교수팀이 3진법을 구현하는 데는 역발상이 작용했다. 반도체 집적화의 방해꾼인 누설전류를 역으로 이용한 것이다. 먼저 누설전류의 양을 측정한 다음 그 양에 따라 3단계로 나눠 각각 정보 하나를 표현하는 기본단위로 삼는 방식이다. 이 연구 결과는 지난 7월 세계적인 학술지 ‘네이처 일렉트로닉스’에 발표됐다. 3진법 반도체는 향후 4차 산업혁명의 핵심인 AI, 자율주행, 사물인터넷, 바이오칩, 로봇 등의 기술 발전에 큰 파급 효과가 있을 것으로 기대된다.

김 교수와 박 교수의 다진법 반도체는 미래 소자로서의 잠재성을 인정받아 2017년부터 삼성미래기술육성사업 지정테마로 선정돼 연구비를 지원받고 있다. 삼성전자는 파운드리사업부 팹(FAB)에서 미세공정으로 김 교수의 3진법 반도체 구현을 검증하고 있다.

4진법 반도체의 열쇠로 떠오른 원자선

한편에선 반도체 산업의 정체를 뚫을 수 있는 혁신의 주인공으로 ‘원자’가 뜨고 있다. 다진법을 구현하려면 여러 종류의 정보를 표시하고 처리할 수 있는 다양한 상태를 보이는 새로운 물질이 필요한데, 이 물질 개발 과정에서 과학자들이 원자를 주목하고 있는 것이다.

염한웅 기초과학연구원(IBS) 원자제어 저차원 전자계 연구단장(포스텍 물리학과 교수)과 김태환 포스텍 물리학과 교수팀은 2017년 인듐 원자선 안에서 전자처럼 움직이는 세 종류의 ‘카이럴 솔리톤’이 서로 연산을 할 수 있다는 사실을 발견하고, 4진법 연산이 가능한 인듐 원자선을 구현해 ‘네이처 피직스’에 발표했다. 원자선(atomic wire)은 진공 상태에서 실리콘과 같은 반도체 표면에 1~2㎚ 굵기로 형성되는 금속선이다. 말 그대로 원자가 지나가는 전선이다.

공동연구팀은 이보다 앞선 2015년, 1㎚ 폭의 인듐 원자선에서 서로 다른 세 종류의 솔리톤(soliton·전자를 1개씩 안정적으로 전달하는 공간)을 발견하고, 이를 ‘카이럴 솔리톤’이라 명명한 바 있다. 이 연구는 국제 학술지 ‘사이언스’에 발표됐다.

인듐 원자선 내 세 종류의 솔리톤 안에는 각각 1개의 전자만을 가두고 있다. 따라서 방향성만 바꿔주면 전자를 1개씩 이동할 수 있다. 기존 도선 안에서 움직이는 전자는 한 번에 수십∼수백 개씩 움직이기 때문에 전력소모가 크고 효율이 낮았지만, 인듐 원자선을 이용하면 하나의 전자로 정보를 처리하는 것이 가능하다. 공동연구팀은 카이럴 솔리톤으로 4진법 소자를 만들면 인공지능 컴퓨터에 한걸음 가까이 다가갈 수 있을 것으로 전망한다.

현재 일본의 수출 규제로 메모리반도체 세계 1위인 한국은 위기를 맞고 있다. 하지만 오히려 탈일본화, 국내 중소기업의 성장, 대일 의존도 감소 등 장기적으로 봤을 때 우리에게 기회라고 생각되는 호재들이 많이 숨어 있다. 차세대 반도체 분야에서도 한국이 맹주 자리를 차지하기를 기대해본다.

김형자 과학칼럼니스트
저작권자 © 주간조선 무단전재 및 재배포 금지